

Descobrimos o dsPIC da Microchip

Vitor Amadeu Souza
Vitor@cerne-tec.com.br


A Microchip lançou recentemente uma nova família de microcontroladores chamada de dsPIC. Esta linha vem para atender um mercado onde o processamento de um sistema se torne algo fundamental para o andamento de um projeto. Dentre as diversas vantagens desta família frente as famílias PIC16 e PIC18 poderíamos citar as principais:

1. MCU de 16 bits;
2. Poder de processamento de um DSP, utilizando a arquitetura e instruções dedicadas;
3. A idéia da Microchip é desenvolver ferramentas de suporte para simplificar as aplicações sem a necessidade de muita base matemática. Um exemplo é o software para projeto de filtros que já gera o código C ou assembler e os AN;
4. O preço deve ser equivalente aos microcontroladores da família 18;
5. Tecnologia de 0,4u;
6. Não possui tecnologia NanoWatt;
7. 84 instruções;
8. 86% das instruções são executadas em 1 ciclo de máquina (algumas instruções como divisão especial em 18 ciclos);
9. Velocidade de processamento: 30MIPS máximo, nominal: 20 MIPS;
10. Processamento em inteiro ou ponto fixo fracionário 1.15, ambos sinalizados ou não sinalizados;
11. Alimentação 2,5 a 5,0V;
12. Flexibilidade de clock que possui PLL, divisor de frequência, RC interno e possibilidade de oscilação por cristal do timer1;
13. Maior velocidade de wake-up, pois quando o oscilador é RC acorda imediatamente. Já com cristal demora alguns ciclos de máquina para acordar, o que pode demorar alguns ms;
14. A/D de 10 bits a 500ks ou 12 bits a 100ks. Amostragem simultânea de 4 canais e conversão individual a 500ks o que reduz o freqüência a 125ks;
15. Conversão automática fazendo pooling dos canais e resultado em buffer de 16 words;
16. O resultado da conversão pode ser escolhido entre inteiro sinalizado ou não e ponto fixo 1.15 sinalizado ou não;
17. A/D pode ser atualizado em sincronismo com o PWM;
18. RAM 32kx16bits;
19. EEPROM 1k a 4k 16 bits;
20. Memória de programa de 64kb ou até 4Mb externa – barramento de programa = 24 bits;


21. 16 registradores W de 16 bits. Alguns são mapeados para operações de DSP. W15 = stack pointer;
22. Program counter = 23 bits;
23. Stack é feito em ram, ou seja, a limitação da pilha depende da ram;
24. Multiplicação 17 x 17 bits;
25. 2 acumuladores 40 bits;
26. 2 registradores status (DSP status e MCU status);
27. Buffer circular (filtros digitais);
28. Bit reverse (FFT). O TMS320LF240 demora 74% a mais que o dsPIC para calcular uma FFT;
29. Instruções DO e REPEAT;
30. WDT de 2ms a 16s com 1% de precisão;
31. Proteção contra falha no cristal, (Main clock failure, o dsPIC chaveia para o oscilador interno);
32. Cada interrupção tem o seu vetor de interrupção, não sendo necessário checar os bits. Interrupções de Trap (falhas no oscilador, execução de programa em região inválida para ICD, tentativa de escrita em área protegida, divisão por zero e outros);
33. 50 fontes de interrupções, com 7 níveis de prioridade;
34. Instrução DISI desliga interrupções por N ciclos de máquina para escrever em EEPROM interna, por exemplo;
35. Proteção da memória. Como o componente pode se auto-programar, se o dsPIC tentar gravar em uma área de memória protegida, uma interrupção de Trap é gerada;
36. Bootloader;
37. A gravação do componente é feita em blocos de 16 bytes e demora 2ms. O tempo total de gravação fica em torno de 5 a 15 segundos;
38. Timers de 16 bits, mas podem ser cascadeados para gerar timer de 32 bits;
39. Recursos novos no módulo capture para gerar interrupção a cada 4 captures e outros;
40. Entrada para leitura de 3 Encoders de quadratura, direto de motores, para controle de posição/velocidade;
41. 8 PWM's simples ou 4 complementares, com dead-band. Pode ser selecionado PWM tipo edge (todos os pwm's sobem ao mesmo tempo), single event (usado para correção de fator de potência) ou center (nenhum pwm sobe ao mesmo tempo, ideal para chaveamento de pontes);
42. pino de shut-down do pwm por hardware para eliminar falha de chaveamento;
43. até 2 UART's com 4 bytes de pilha cada;
44. I2C multi-master;
45. Leitura de CODEC por hardware;
46. 2 CAN;
47. Dividido em 3 famílias: para motores (dsPIC30F2010/3011/6010), sensores e uso geral(dsPIC30F6012);
48. Compilador C30 da Microchip (US895).
49. No Mplab, recurso "Visual Initializer" na opção TOOL para configuração do componente em diagrama de blocos;

- 50. Software da Momentum Data System para projeto de filtros digitais;
- 51. Instrução PWRSV: em modo idle, cpu pára mas clock não. Em modo sleep, é possível acordar por oscilador interno, muito mais rápido que o externo;
- 52. Interrupção de “low voltage detection”;
- 53. Serão disponibilizadas famílias de 8, 18, 28 e 40 pinos DIP, além das versões SMD;

Os dsPICs estão disponíveis em três famílias, sendo estas as famílias de controle de motores, sensores e uso geral. Iremos no decorrer dos próximos artigos relatar o uso dos dsPICs no nosso dia-dia e para isso utilizaremos a placa didática recém lançada da Cerne Tecnologia, (www.cerne-tec.com.br) a dsPICLAB:



Com esta fantástica placa podemos testar praticamente todos os recursos do dsPIC30F3012 que têm a pinagem apresentada abaixo:



As funções de cada um destes pinos é a seguinte:

Nome do Pino	Tipo do Pino	Tipo do Buffer	Descrição
AN0-AN9	I	Analógico	Entrada analógica
Avdd	P	Alimentação	Entrada positiva do módulo AD
Avss	P	Alimentação	Entrada negativa do módulo AD
CLKI	I	ST/CMOS	Entrada de fonte de clock
CLKO	O	-	Saída de fonte de clock
CN0-CN7	I	ST	Entrada de interrupção de mudança de estado
EMUD	I/O	ST	Primeira entrada de dados do ICD
EMUC	I/O	ST	Primeira entrada de clock do ICD
EMUD1	I/O	ST	Segunda entrada de dados do ICD
EMUC1	I/O	ST	Segunda entrada de clock do ICD
EMUD2	I/O	ST	Terceira entrada de dados do ICD
EMUC2	I/O	ST	Terceira entrada de clock do ICD
EMUD3	I/O	ST	Terceira entrada de dados do ICD
EMUC3	I/O	ST	Terceira entrada de clock do ICD
IC1 – IC2	I	ST	Entrada de capture 1 e 2
INT0	I	ST	Entrada de interrupção externa 0
INT1	I	ST	Entrada de interrupção externa 1
INT2	I	ST	Entrada de interrupção externa 2
LVDIN	I	Analógica	Entrada de referência do módulo LVD
~MCLR	I/P	ST	Master clear ou entrada digital
OC1-OC2	O	-	Saídas de comparação 1 e 2
OCFA	I	S/T	Entrada de falta A
OSC1	I	ST/CMOS	Entrada de fonte de clock
OSC2	I/O	-	
PGD	I/O	ST	Pino de dados da gravação ICSP
PGC	I	ST	Pino de clock da gravação ICSP
RB0-RB7	I/O	ST	Pinos de I/O do PORTB
RC13-RC15	I/O	ST	Pinos de I/O do PORTC
RD0	I/O	ST	Pinos de I/O do PORTD
SCK1	I/O	ST	Pino de clock para comunicação SPI
SDI1	I	ST	Entrada de dados SPI1
SDO1	O	-	Saída de dados SPI1
~SS1	I	ST	Seleção do escravo
SCL	I/O	ST	Pino de clock para comunicação I2C
SDA	I/O	ST	Pino de dados para comunicação I2C
SOSCO	O	-	Entrada de clock de 32kHz para o timer1
SOSCI	I	ST/CMOS	
T1CK	I	ST	Entrada de clock externo para o timer1
T2CK	I	ST	Entrada de clock externo para o timer2
U1RX	I	ST	Recepção da UART1
U1TX	O	-	Transmissão da UART1
U1ARX	I	ST	Recepção alternativa da UART1

U1ATX	O	-	Transmissão alternativa da UART1
Vdd	P	-	Alimentação positiva
Vss	P	-	Terra da alimentação
Vref+	I	Analog	Entrada de referência analógica positiva
Vref-	I	Analog	Entrada de referência analógica negativa

A todos aqueles interessado em aprender a desenvolver projetos com esta tecnologia recomendo que procurem o centro de treinamento da Cerne Tecnologia, onde o estudante poderá encontrar treinamento nas famílias PIC16, PIC18, dsPIC, 8051 e CPLD. Para isso, visitem o site www.cerne-tec.com.br ou ligue para (21) 4063-9798 ou (11) 4063-1877 para obter mais informações.

Até a próxima!